Usiamo cookie tecnici e statistiche delle visite: Yandex Metrica e il registro anonimizzato delle visite di Zorky. Non vendiamo mai dati. Ulteriori informazioni su cookie e statistiche.
Zorky è in modalità test: è tutto gratuito. Le offerte e le pagine delle aziende sono aperte a tutti; i link agli annunci e la tua selezione personale si aprono dopo la registrazione. Registrati →
ZorkyZorky
Italiano
@termdocs
← Tutte le offerte

Static Timing Analysis Engineer

Seniorhybrid160.650 USD · periodo non indicatoAustin, US →6 g fa
Stack
perlpython
Dettagli
Experience
8+ years
Education
Master's degree
Mostra azienda e link
Gratis, dopo l'accesso.
Candidati
Carica il tuo CV: datori di lavoro e recruiter di diversi paesi che cercano il tuo profilo potranno contattarti direttamente.
Invia il tuo CV →
Descrizione
Silicon Labs (NASDAQ: SLAB) is the leading innovator in low-power wireless connectivity, building embedded technology that connects devices and improves lives. Merging cutting-edge technology into the world’s most highly integrated SoCs, Silicon Labs provides device makers the solutions, support, and ecosystems needed to create advanced edge connectivity applications. Headquartered in Austin, Texas, Silicon Labs has operations in over 16 countries and is the trusted partner for innovative solutions in the smart home, industrial IoT, and smart cities markets. Learn more at [link] . Static Timing Analysis Engineer Austin, TX This position involves the development of timing constraints and timing closure signoff of low power Wireless SoCs and IP systems. These SoC devices are multi-core, multi-threaded processor subsystems with multi-level cache, capable of supporting multiple wireless protocols and application functionality, such as sensor hub, AI /ML and are specified to exceed best-in-class power targets. These SoCs deploy a complex, deeply gated clock network with many asynchronous clock sources. Responsibilities Develop timing constraints at both the IP and SoC level in collaboration with the designers Improve or evolve existing static timing analysis flows and methodologies. Develop required timing signoff criteria, such as aging, on chip variation, and signal integrity Analyze timing reports using scripting techniques to develop insights and drive rapid timing clo
Descrizione completa, azienda e link per candidarti: dopo l'accesso. Accedi
I contatti del datore di lavoro (email/telefono/telegram) sono nascosti nell'anteprima pubblica. Invia il tuo CV così i datori di lavoro possono contattarti direttamente.
Domanda urgente? Scrivi a @termdocs