Usiamo cookie tecnici e il registro anonimo delle visite di Zorky. Yandex Metrica (dati conservati su server in Russia) funziona solo con il tuo consenso. Non vendiamo mai dati. Ulteriori informazioni su cookie e statistiche.
Zorky è in modalità test: è tutto gratuito. Le offerte e le pagine delle aziende sono aperte a tutti; i link agli annunci e la tua selezione personale si aprono dopo la registrazione. Registrati →
← Tutte le offerte

Senior Staff Digital Design Engineer

PrincipalIrvine, CA, US →1 sett. fa
Analisi del mercato
📊 Architecture: stipendi e domanda sul mercato
Stack
cloudhelpdesk
Dettagli
Experience
5+ years
Education
PhD
Mostra azienda e link
Gratis, dopo l'accesso.
Candidati
Carica il tuo CV: datori di lavoro e recruiter di diversi paesi che cercano il tuo profilo potranno contattarti direttamente.
Invia il tuo CV →
Descrizione

About Marvell Marvell’s semiconductor solutions are the essential building blocks of the data infrastructure that connects our world. Across enterprise, cloud and AI, and carrier architectures, our innovative technology is enabling new possibilities. At Marvell, you can affect the arc of individual lives, lift the trajectory of entire industries, and fuel the transformative potential of tomorrow.

For those looking to make their mark on purposeful and enduring innovation, above and beyond fleeting trends, Marvell is a place to thrive, learn, and lead. Your Team, Your Impact As a Digital IC Design Senior Staff Engineer with Marvell, you’ll be a member of the Connectivity business group. Pushing the limits in communication with focus on data center and enabling AI infrastructure.

This team hires some of the biggest problem solvers in Silicon and has a huge impact on the work done at Marvell. The customers served by this team are often other chip companies and big tech companies, familiar names to all candidates. What You Can Expect Develop RTL designs using Verilog/System

Verilog for digital IP blocks and subsystems. Translate architectural specifications into clean, synthesizable RTL Perform linting, CDC and low-power design checks Analyze timing, area, and power tradeoffs during design implementation Support synthesis and work with physical design teams on timing closure issues. Debug functional issues discovered during simulation, emulation, FPGA prototyping or silicon bring-u

Descrizione completa, azienda e link per candidarti: dopo l'accesso. Accedi
I contatti del datore di lavoro (email/telefono/telegram) sono nascosti nell'anteprima pubblica. Invia il tuo CV così i datori di lavoro possono contattarti direttamente.
Segnala questo annuncio
Domanda urgente? Scrivi a @termdocs