Wir verwenden technische Cookies und das anonymisierte Besuchsprotokoll von Zorky. Yandex Metrica (Daten werden auf Servern in Russland gespeichert) läuft nur mit Ihrer Einwilligung. Wir verkaufen keine Daten. Mehr zu Cookies und Statistik.
Zorky läuft im Testmodus — alles ist kostenlos. Stellen und Unternehmensseiten sind für alle offen; Links zu den Anzeigen und Ihre persönliche Stellenauswahl gibt es nach der Registrierung. Registrieren →
← Alle Stellen

Senior Staff Digital Design Engineer

PrincipalIrvine, CA, US →vor 1 Wo.
Markteinblicke
📊 Architecture: Gehälter und Nachfrage am Markt
Stack
cloudhelpdesk
Details
Erfahrung
ab 5 Jahren
Ausbildung
Promotion
Unternehmen und Link anzeigen
Kostenlos, nach der Anmeldung.
Bewerben
Laden Sie Ihren Lebenslauf hoch — Arbeitgeber und Recruiter aus verschiedenen Ländern, die Ihr Profil suchen, können Sie direkt kontaktieren.
Lebenslauf senden →
Beschreibung

About Marvell Marvell’s semiconductor solutions are the essential building blocks of the data infrastructure that connects our world. Across enterprise, cloud and AI, and carrier architectures, our innovative technology is enabling new possibilities. At Marvell, you can affect the arc of individual lives, lift the trajectory of entire industries, and fuel the transformative potential of tomorrow.

For those looking to make their mark on purposeful and enduring innovation, above and beyond fleeting trends, Marvell is a place to thrive, learn, and lead. Your Team, Your Impact As a Digital IC Design Senior Staff Engineer with Marvell, you’ll be a member of the Connectivity business group. Pushing the limits in communication with focus on data center and enabling AI infrastructure.

This team hires some of the biggest problem solvers in Silicon and has a huge impact on the work done at Marvell. The customers served by this team are often other chip companies and big tech companies, familiar names to all candidates. What You Can Expect Develop RTL designs using Verilog/System

Verilog for digital IP blocks and subsystems. Translate architectural specifications into clean, synthesizable RTL Perform linting, CDC and low-power design checks Analyze timing, area, and power tradeoffs during design implementation Support synthesis and work with physical design teams on timing closure issues. Debug functional issues discovered during simulation, emulation, FPGA prototyping or silicon bring-u

Vollständige Beschreibung, Unternehmen und Bewerbungslink — nach der Anmeldung. Anmelden
Kontaktdaten des Arbeitgebers (E-Mail/Telefon/Telegram) sind in der öffentlichen Vorschau ausgeblendet. Senden Sie Ihren Lebenslauf — dann können Arbeitgeber Sie direkt kontaktieren.
Dieses Stellenangebot melden
Dringende Frage? Schreiben Sie @termdocs