Używamy techniczne pliki cookie i statystyki odwiedzin: Yandex Metrica i zanonimizowany dziennik odwiedzin Zorky. Nigdy nie sprzedajemy danych. Więcej o cookies i statystykach.
Zorky działa w trybie testowym — wszystko jest bezpłatne. Ta strona to tylko demo: nazwy firm, linki i osobiste zestawienie ofert otwierają się po rejestracji. Zarejestruj się →
ZorkyZorky
Polski
@termdocs
← Wszystkie oferty

RF PCBA Design and Test Engineer

Seniorhybrid111 500 USD · okres nie podanyAlbuquerque, NM, US →1 dn. temu
Analityka rynku
📊 QA / Testing: wynagrodzenia i popyt na rynku
Stack
evmmatlabpythonsql
Szczegóły
Doświadczenie
od 8 lat
Wykształcenie
Magister
Pokaż firmę i link
Bezpłatnie, po zalogowaniu.
Aplikuj
Prześlij CV — pracodawcy i rekruterzy z różnych krajów, którzy szukają takiego profilu, będą mogli napisać do Ciebie bezpośrednio.
Wyślij CV →
Opis
Worker Type Regular Job Description Summary We are seeking an RF PCBA Design and Test Engineer for the design, integration, and delivery of high-reliability RF/mixed-signal printed circuit assemblies for phased-array and advanced radar/communications products. You will own the PCB lifecycle—from stack-up definition and layout governance through fabrication, assembly, bring-up, release, and test lifecycle for production circuit card assemblies (CCAs) and integrated RF systems. Position Responsibilities Define multilayer, hybrid dielectric RF stack- including impedance tables, via strategy (blind/buried, backdrill, VIPPO), copper weights, and plating/finish (ENIG/ENEPIG) to meet RF loss, isolation, and manufacturability targets. Partition boards for RF, mixed-signal, and high-speed digital with attention to shielding, grounding, return paths, and thermal management (coins, thermal vias, heat spreaders). Establish and enforce RF layout rules (transitions, launch geometries, via fences, cavity cutouts, keep-outs) and high-speed constraints (length/phase matching, crosstalk control, reference continuity). Perform SI/PI/RF simulation and verification (e.g., ADS, HFSS, SIwave/Sigrity, CST) to predict insertion loss, VSWR/return loss, coupling, eye margins, and PDN impedance. Lead schematic capture, ECAD library governance (footprints/3D models), and DRC/DFM sign-off in Altium/Cadence/Mentor. Run formal design reviews, drive closure of action items, and maintain design histories, BOM
Pełny opis, firma i link do aplikacji — po zalogowaniu. Zaloguj się
Kontakty pracodawcy (e-mail/telefon/Telegram) są ukryte w publicznym podglądzie. Wyślij CV — a pracodawcy będą mogli napisać do Ciebie sami.
Pilne pytanie? Napisz @termdocs