Nous utilisons des cookies techniques et le journal de visites anonymisé de Zorky. Yandex Metrica (données stockées sur des serveurs en Russie) ne fonctionne qu'avec votre consentement. Nous ne vendons jamais de données. En savoir plus sur les cookies et les statistiques.
Zorky est en mode test — tout est gratuit. Les offres et les pages des entreprises sont ouvertes à tous ; les liens vers les annonces et votre sélection personnelle s'ouvrent après inscription. Inscription →
← Toutes les offres

Sr Principal Physical Design

Principal2 Locationsil y a 2 j
Stack
perlpython
Détails
Expérience
10 ans et plus
Formation
Master
Afficher l'entreprise et le lien
Gratuit, après connexion.
Postuler
Déposez votre CV : des employeurs et recruteurs de différents pays qui cherchent votre profil pourront vous contacter directement.
Envoyer votre CV →
Description

Business Line Description: NXP's MPU Engineering (ACE) team is a central engineering organization responsible for developing and delivering Systems-on-a-Chip (SoCs) for NXP's Automotive, Edge, and Radar Processing business lines. MME's SoC Hardware Architecture team produces architectural solutions covering the very wide-range of SoCs required by the business lines. The team is challenged to produce industry-leading solutions covering very cost-sensitive, low power devices to highly-integrated, high performance, multi-domain devices compliant with the latest automotive and industrial safety and security standards.

We are seeking an experienced Digital Designer for Physical Design for advanced semiconductor products. This role will own end-to-end physical design execution across complex designs, driving delivery from RTL to silicon for cutting-edge technology nodes. The ideal candidate demonstrates deep technical expertise to implement a given design on silicon with optimized quality and meeting PPA targets.

Key

Responsibilities
  • End-to-End Physical Design Ownership Lead Physical design execution including floorplanning, synthesis, place & route, CTS, routing, STA, PDN, PDV and signoff. Drive timing, power, IR/EM, and physical verification closure to achieve tapeout readiness. Deliver optimized PPA (Power, Performance, Area) across complex designs. Aligns with internal expectations of implementing designs on silicon with optimal quality, PPA, and cost efficiency 2. Team Lead
Description complète, entreprise et lien pour postuler : après connexion. Se connecter
Les contacts de l'employeur (e-mail/téléphone/telegram) sont masqués dans l'aperçu public. Envoyez votre CV pour que les employeurs puissent vous contacter directement.
Question urgente ? Écrivez à @termdocs